针对低延迟的算法交易系统，在做好硬件选型之后，如何在系统层面进行调优，最大发挥硬件性能，减小交易延迟？

对于低延迟的算法交易系统，以下是一些建议在硬件选型后的系统层面进行调优的方法来发挥硬件性能和减小交易延迟：

1. 时延监控： 可以通过高精度时延分析工具对交易各个环节进行时延监控，包括服务器处理速度、网络传输速度、数据存储等环节。这样可以帮助我们定位系统中可能存在的性能瓶颈并针对性地进行优化。
2. 操作系统参数调优：可以针对操作系统的调度策略、内存管理等方面进行调优，以减少不必要的上下文切换和内存拷贝操作，从而提高系统的响应速度。
3. 应用程序优化：通过代码优化、算法优化等方式提高应用程序的执行效率，例如使用更快的排序算法或并行计算等方法。
   关于现有低延迟技术MKL，DPDK，硬件方面的FPGA，ASIC的优缺点和提升能力：
4. MKL（Intel Math Kernel Library）：MKL是英特尔提供的一个数学库，用于加速科学计算和数据分析任务。它的优点是可以在英特尔处理器上提供很好的性能，但缺点是它只能用于英特尔处理器。
5. DPDK（Data Plane Development Kit）：DPDK是一个用于快速数据包处理的开发工具包。它的优点是能够显著提高数据包处理的性能，但缺点是需要对数据平面编程有深入的了解。
6. FPGA（Field-Programmable Gate Array）：FPGA是一种可编程逻辑器件，可以根据需要重新配置其内部逻辑。FPGA的优点是具有很高的灵活性和可定制性，但其缺点是开发难度较大且成本较高。
7. ASIC（Application-Specific Integrated Circuit）：ASIC是一种专门为特定任务设计的集成电路。ASIC的优点是具有很高的性能和低功耗，但其缺点是开发成本较高且不具有通用性。